

Entrées / sorties analogiques (partie 3)

Convertisseurs delta-sigma

Généralement considérée comme la seule solution pour la conversion analogique-numérique rapide sur 10 à 14 bits, l'architecture pipeline se voit depuis peu concurrencée par une autre architecture jusqu'ici réservée à la numérisation haute définition moins rapide: les CAN Delta-Sigma.




Figure 1. First Order Sigma-Delta ADC Block Diagram
Source: Analog Devices

Schéma fonctionnel d'un CAN $\Delta\text{-}\sigma$ avec modulateur du 1^{er} ordre

I. Modulations Delta et Delta-Sigma

I.1. Modulation Delta


Dans les années 60 lorsqu'il a fallu choisir un système numérique pour moderniser le réseau téléphonique français, deux solutions étaient possibles :

- la MIC (modulation d'impulsions codées), simple sur le plan théorique mais complexe au niveau matériel (à cette époque un convertisseur 8 bits capable de fournir 8000 mots par seconde était encore cher) ;
- la modulation delta facile à mettre en œuvre avec des circuits simples mais compliquée sur le plan théorique.

La MIC fut choisi mais la modulation Δ reste intéressante dans certains cas. Lorsque l'on échantillonne à 8kHz un signal téléphonique les octets successifs obtenus sont le plus souvent


très voisins l'un de l'autre. On peut penser qu'il serait économique de ne transmettre que la différence entre deux mots successifs, cette différence pouvant le plus souvent être codée sur un nombre réduit de bits. Plusieurs systèmes différentiels ont été étudiés mais la modulation delta est un cas extrême pour lequel la différence est codée sur un seul bit.

La modulation Delta est donc basée sur la quantification de la variation du signal entre deux échantillons successifs plutôt que sur la valeur absolue du signal de chaque échantillon. La sortie de l'intégrateur situé dans la boucle de rétroaction doit suivre, autant que faire se peut le signal d'entrée $x(t)$. L'intégrateur fonctionne comme un prédicteur. L'erreur de prévision, dans la période d'échantillonnage courante est quantifiée et utilisée pour la prochaine période d'échantillonnage.



Modulation Δ

Pour la démodulation l'erreur de prévision quantifiée (sortie y du modulateur Delta) est intégrée puis passée à travers un filtre passe-bas.



Démodulation Delta

Les modulateurs delta présentent cependant plusieurs désavantages.


Le filtre de boucle (l'intégrateur dans le cas de la boucle du premier ordre envisagé ici) se trouve dans la branche de réaction et ses non-linéarités ne sont pas atténuées par le bouclage, ce qui limite la précision et la linéarité du modulateur.

Pour des signaux présentant des variations rapides (high slew rate), les modulateurs Delta n'arrivent plus à suivre le signal d'entrée et il y a saturation. En effet, durant chaque période d'échantillonnage, le signal reconstitué ne peut varier que d'une valeur $\pm \Delta$ (sortie du comparateur intégrée sur une période) ; si la pente du signal analogique d'entrée $x(t)$ dépasse la pente maximum correspondante, le signal reconstitué ne pourra plus « suivre », il en résultera une **saturation de pente**.

De plus, le filtre de démodulation a un gain élevé dans la bande passante (du fait de la présence d'un intégrateur) et amplifiera donc n'importe quel bruit collecté sur le chemin suivi par le signal entre le modulateur et le démodulateur.


I.2. Modulation Delta-Sigma

I.2.a. Principe




Modulateur Δ suivi d'un démodulateur

La modulation Delta nécessite deux intégrateurs, un pour le processus de modulation et un pour la démodulation (voir figure ci-dessus). L'intégration étant une opération linéaire, l'intégrateur utilisé pour la démodulation peut être ramené à l'entrée (avant le modulateur) sans altérer le bon fonctionnement global du système.



Modulation Delta et démodulation, déplacement de l'intégrateur

En observant la figure précédente, on voit qu'il est possible de combiner les deux intégrateurs en un seul. Ce nouvel arrangement porte le nom de modulateur Delta-Sigma.



Modulateur et démodulateur Delta-Sigma simplifié

Il s'agit encore d'une structure à boucle de contre-réaction mais le filtre de boucle est maintenant dans le chemin direct de la boucle. Comme les modulateurs Delta, les modulateurs Delta Sigma utilisent un comparateur. Cependant, à la différence des modulateurs Delta, les modulateurs Delta-Sigma sont insensibles aux variations rapides du signal.

De plus, l'opération de démodulation ne nécessite pas d'intégrateur comme dans le cas de la modulation delta (mais simplement un filtre passe-bas). Ainsi, il n'y a pas d'amplification au niveau du récepteur du bruit et de la distorsion contenus à l'intérieur de la bande passante.

Le schéma de ce modulateur peut être obtenu en plaçant un intégrateur (bloc sommateur) à l'entrée du modulateur delta. C'est la raison pour laquelle cette structure est souvent appelée **modulateur sigma-delta** ($\Sigma\Delta$). De façon alternative, on peut remarquer que la différence effectuée à l'entrée (entre l'entrée et la sortie), suivie d'une intégration (somme), d'où l'appellation également fréquemment utilisée de **modulateur delta-sigma** ($\Delta\Sigma$). Pour les systèmes avec des filtres de boucle d'ordre supérieur, le terme de "noise-shaping modulators" est plus approprié.

Si on tient compte des technologies utilisées pour la réalisation d'un modulateur analogique Delta Sigma, on obtient le schéma bloc ci-dessous.




Schéma bloc d'un modulateur analogique Delta Sigma

Il n'y a pas de différence de principe entre un modulateur Delta Sigma analogique, à entrée analogique (utilisé dans la réalisation d'un CA/N) et un modulateur Delta Sigma numérique, à entrée numérique sur n bits (utilisé dans la réalisation d'un CN/A). Les mêmes fonctions sont implantées en utilisant selon le cas des circuits analogiques ou des circuits numériques. Dans les deux cas, le signal de sortie est un "bitstream" (flux de bit) possédant les mêmes propriétés.




Schéma bloc d'un modulateur numérique Delta Sigma




Schéma bloc d'un convertisseur Delta Sigma

La caractéristique du bruit de quantification du modulateur Delta- Sigma est dépendante de la fréquence contrairement au cas de la modulation Delta. Cette propriété convient aux applications de traitement du signal telles que l'audio numérique pour obtenir une haute résolution.

I.2.b. Bitstream

Le bitstream (flux de bits) peut être considéré comme un signal numérique ou analogique. C'est un **signal 1-bit avec un débit de bits beaucoup plus élevé que celui des données dans le convertisseur dans lequel il est utilisé**. Sa propriété principale est que **sa valeur moyenne représente le signal d'entrée**.

Sortie analogique

Le bitstream est converti en un signal analogique (qui est soustrait du signal analogique d'entrée) par un DAC un-bit qui convertit l'information logique "0" ou "1" en deux niveaux de tension précis.

Sortie numérique

Un niveau haut (respect. bas) dans le bitstream représente la plus grande (respect. la plus petite) valeur de sortie numérique, soit FF (respect. 00) dans un système 8 bits.

On peut trouver un bitstream similaire dans les systèmes à Modulation de Largeur d'Impulsions (MLI ou PWM), mais ceux-ci présentent un certain nombre de désavantages par rapport à la modulation Delta Sigma.

Principe de la MLI ou PWM





Schéma bloc d'un modulateur de largeur d'impulsions

La partie matérielle du modulateur est constituée par un décompteur n bits, à l'entrée duquel est appliqué un signal d'horloge de fréquence f_{clock} , d'un registre également n bits dans lequel est écrite la grandeur d'entrée (le modulant) et d'un comparateur. La sortie du comparateur est à l'état haut chaque fois que le contenu du compteur est inférieur à celui du registre de largeur d'impulsion. Dans le cas d'un système 8 bits, pendant une période, le contenu du décompteur évolue de 255 à 0 puis est rechargé à 255. Si la valeur chargée dans le registre de largeur d'impulsions est égale à 128, la sortie du comparateur passe à l'état haut lorsque le contenu du compteur passe à 127 et y reste pendant 128 cycles d'horloge.


La valeur moyenne et la fréquence du signal de sortie du comparateur sont donnés par les équations :

$$dc = \frac{PulseWidth}{Period} \quad f_{out} = \frac{f_{clock}}{Period}$$

Dans le cas de notre exemple (contenu du registre de largeur d'impulsions égal à 127), le rapport cyclique du signal de sortie du comparateur est égal à 50 %. Si on écrit maintenant la valeur 37 dans ce registre, le rapport cyclique sera de 14.5 % (et la fréquence inchangée).



Formes d'ondes PWM pour des rapports cycliques de 50 % et 14.43 % (fréquence = 3.965 kHz)




Spectres des signaux PWM

On a représenté ci-dessus les spectres du signal PWM de fréquence 3.9 kHz pour les deux valeurs du rapport cyclique 50 % et 14.5 %. Dans les 2 cas, la première raie du spectre correspond à la même fréquence fondamentale de 3.9 kHz. Les deux spectres se distinguent par la répartition et l'amplitude des autres harmoniques ; ainsi, dans le cas du rapport cyclique 50 %, le spectre ne contient pas d'harmoniques de rang pair. L'information module le rapport cyclique et donc la répartition des raies dans le spectre.

Dans les deux cas cependant, le spectre est relativement riche en basses fréquences (harmoniques de la fréquence porteuse).

II.2.c. Bruit de quantification

La figure ci-dessous montre le modèle continu simplifié du modulateur Delta-Sigma. Le comparateur est représenté par l'addition, au signal de sortie de l'intégrateur, d'un bruit représentant la quantification apportée par ce comparateur.



Modèle à temps continu du modulateur Delta-Sigma

De la figure on peut déduire :


$$Y(s) = \frac{1}{sT_i + 1} X(s) + \frac{sT_i}{sT_i + 1} Q(s)$$

De cette dernière relation, on voit que, vu de la sortie, le bruit de quantification traverse un passe-haut du 1^{er} ordre.


II.3. Modulateur Delta-Sigma du 1^{er} ordre

II.3.a. Principe

La première partie du convertisseur Sigma-Delta est un **modulateur**, lequel convertit le signal analogique d'entrée en une suite continue de 1 et 0 logiques (bit stream) à une cadence déterminée par la fréquence d'horloge $N_{OSR}F_S$ appliquée au comparateur synchrone (constitué d'un comparateur "classique", suivi d'une bascule D synchrone). La sortie du convertisseur N/A de 1 bit, commandé par la sortie du comparateur est soustraite au signal analogique d'entrée (réaction négative). La théorie des systèmes asservis nous indique que la présence de l'intégrateur (gain infini à fréquence nulle) permet d'affirmer, que la valeur moyenne du signal de sortie du convertisseur N/A de 1 bit représente le signal d'entrée.




Convertisseur Delta-Sigma du 1^{er} ordre



Simulation SPICE d'un modulateur delta-sigma du 1^{er} ordre

Pour un signal d'entrée sinusoïdal d'amplitude égale à 75 % de V_{ref} , on a représenté ci-dessous :

- le signal d'entrée et la sortie numérique modulée ;
- le signal d'erreur appliqué à l'entrée de l'intégrateur ;
- la sortie de l'intégrateur



Signaux d'un convertisseur Delta-Sigma du 1^{er} ordre pour $x = 0.2 V_{ref}$

II.3.b. Analyse en tant que système à temps échantillonné

Comme on peut le voir sur la figure précédente, La synchronisation du comparateur par le signal d'horloge convertit le signal basse fréquence d'entrée en un signal haute fréquence dont la distribution de 1 et 0 varie en fonction de la valeur moyenne du signal d'entrée. Le bruit effectif de quantification est ainsi grandement réduit pour les basses fréquences. Cette affirmation peut être en partie démontrée en utilisant le schéma bloc de la figure ci-dessous.




Schéma-bloc d'un convertisseur Delta-Sigma du 1^{er} ordre

On peut facilement déterminer la relation liant la grandeur de sortie $Y(z)$ aux grandeurs d'entrée $X(z)$ et au bruit de quantification $Q(z)$:

$$Y(z) = Q(z) + \frac{1}{z-1}(X(z) - Y(z))$$

$$Y(z) = \frac{z-1}{z}Q(z) + \frac{1}{z}X(z)$$

Les fonctions de transfert en boucle fermée F_X pour le signal et F_Q pour le bruit de quantification s'écrivent donc :

$$\begin{cases} F_X(z) = \frac{1/(z-1)}{1+1/(z-1)} = z^{-1} \\ F_Q(z) = 1 - z^{-1} \end{cases}$$

Ainsi, la sortie numérique est une réplique retardée, mais inchangée, du signal d'entrée analogique x , à laquelle s'ajoute une version différenciée du bruit de quantification q .

Le différentiateur $(1-z^{-1})$ double la puissance du bruit de quantification en hautes fréquences ($z = -1$) et l'annule en continu ($z = 1$) ; il provoque donc un décalage du bruit vers des fréquences élevées. A condition que le signal d'entrée analogique $x(t)$ soit suréchantillonné, le bruit de quantification aux fréquences élevées peut être fortement réduit par filtrage numérique sans affecter les caractéristiques de signal d'entrée résidant dans la bande de base. Ce filtrage numérique (passe-bas) fait partie du processus de **décimation**.

II.3.c. Rejet du bruit de la bande utile (noise shaping)

La propriété fondamentale du modulateur Sigma-Delta est le « *noise shaping* » qui rejette le bruit de quantification vers les hautes fréquences.


En remplaçant z par :

$$z = e^{j\omega \frac{T_s}{N_{OSR}}}$$

la fonction de transfert en régime harmonique liant la sortie au bruit de quantification (différenciateur) vaut :

$$\begin{aligned} N(f) &= 1 - e^{-j2\pi f \frac{T_s}{N_{OSR}}} = 1 - e^{-j2\pi f \frac{f}{N_{OSR}F_s}} = \frac{e^{j\pi \frac{f}{N_{OSR}F_s}} - e^{-j\pi \frac{f}{N_{OSR}F_s}}}{2j} = 2je^{-j\pi \frac{f}{N_{OSR}F_s}} \sin\left(\frac{\pi f}{N_{OSR}F_s}\right) \\ &= 2je^{-j\pi \frac{f}{N_{OSR}F_s}} \sin\left(\frac{\pi f}{N_{OSR}F_s}\right) \end{aligned}$$

Ceci confirme qu'il s'agit d'une fonction de transfert de type passe-haut, dont la réponse fréquentielle est représentée ci-après.



Bruit de quantification d'un convertisseur Delta-Sigma du 1^{er} ordre

La puissance du bruit de quantification vaut :

$$\begin{aligned}
 P_Q &= \int_{-N_{OSR}F_S/2}^{N_{OSR}F_S/2} S(f) |N(f)|^2 df \\
 &= \int_{-F_S/2}^{F_S/2} \frac{q^2}{12 N_{OSR} F_S} \left(2 \sin\left(\frac{\pi f}{N_{OSR} F_S}\right) \right)^2 df
 \end{aligned}$$

En admettant que la bande utile (largeur de bande du filtre numérique passe-bas $[-F_S/2, +F_S/2]$) est très inférieure à la fréquence $N_{OSR}F_S$, on peut simplifier l'expression précédente (en confondant le sinus avec son argument) :

$$P_Q \cong \frac{q^2 \pi^2}{36} \frac{1}{N_{OSR}^3}$$

Le rapport signal sur bruit prend donc la forme suivante.

$$\begin{aligned}
 SNQR_{OSR} &= 10 \log\left(\frac{\sigma_x^2}{\sigma_{n_Q(N_{OSR}F_S)}^2}\right) = 10 \log\left(\frac{\sigma_x^2}{V_{ref}^2}\right) + 10 \log\left(\frac{36}{\pi^2} N_{OSR}^3\right) \\
 &= 10 \log\left(\frac{\sigma_x^2}{V_{ref}^2}\right) + \underbrace{10 \log\left(\frac{36}{\pi^2}\right)}_{5.6} + 30 \log(N_{OSR})
 \end{aligned}$$

On voit que chaque fois que l'on double la fréquence d'échantillonnage, on gagne 9dB sur le rapport signal sur bruit de quantification. Dans le cas d'un convertisseur classique, on ne gagne que 6 dB.

Néanmoins, cette décroissance est relativement lente : cette augmentation de 9 dB du rapport signal / bruit de quantification n'augmente le ENOB que de seulement 1.5 bits. Même pour $OSR = 256$, ENOB reste infé-

rieur à 13 bits. Un moyen évident d'augmenter encore la résolution (c.a.d le ENOB) des modulateurs $\Delta\Sigma$ est d'utiliser un filtre de boucle d'ordre supérieur.

Rappel : définition de l'ENOB


Effective Number Of Bits. Tient compte des caractéristiques internes du convertisseur (résolution, bruit, distorsions, erreurs, ...).

Si le convertisseur est capable de représenter des signaux au-dessous du niveau de bruit du système, alors les bits de plus faible poids ne contiennent pas d'information pertinente. L'ENOB spécifie le nombre de bits correspondant à des niveaux supérieurs au bruit.


$$ENOB = \frac{(SNR_{réel} - 1,76)}{6,02}$$

II.4. Modulateur Delta-Sigma du 2^{ème} ordre

II.4.a. Principe



La sortie du deuxième intégrateur et le signal de sortie du modulateur sont représentés à la figure ci-après pour une entrée constante $x = 0.2 V_{ref}$.



II.4.b. Analyse dans le domaine des transformées en z

Pour un convertisseur du 2^{ème} ordre le schéma se présente de la manière suivante.




Schéma bloc d'un convertisseur Sigma-Delta du 2^{ème} ordre

A partir de la Figure ci-dessus, on peut écrire :



$$Y(z) = Q(z) + \frac{1}{z-1} \left(\frac{z}{z-1} (X(z) - Y(z)) - Y(z) \right)$$

$$Y(z) = \left(\frac{z-1}{z} \right)^2 Q(z) + z^{-1} X(z)$$

II.4.c. Rejet du bruit de la bande utile (noise shaping)

La fonction de transfert en régime harmonique liant la sortie au bruit de quantification (différentiateur) vaut :

$$\begin{aligned}
 N(f) &= \left(1 - e^{-j2\pi f \frac{T_s}{N_{OSR}}} \right)^2 = \frac{e^{j\pi \frac{f}{N_{OSR} F_s}} - j e^{-j\pi \frac{f}{N_{OSR} F_s}}}{2j} = 2j e^{-j\pi \frac{f}{N_{OSR} F_s}} \\
 &= -4e^{-j2\pi \frac{f}{N_{OSR} F_s}} \left(\sin \left(\frac{\pi f}{N_{OSR} F_s} \right) \right)^2
 \end{aligned}$$



Bruit de quantification d'un convertisseur sigma-delta du 2^{ème} ordre (avec $N_{OSR} = 128$)

Il s'agit d'une fonction de transfert de type passe-haut. La puissance de bruit de quantification est :

$$\begin{aligned}
 P_Q &= \int_{-N_{OSR} F_s/2}^{N_{OSR} F_s/2} S(f) |N(f)|^2 df \\
 &= \int_{-F_s/2}^{F_s/2} \frac{q}{12 N_{OSR} F_s} \left(2 \sin \left(\frac{\pi f}{N_{OSR} F_s} \right) \right)^4 df
 \end{aligned}$$

On admet que la bande utile (largeur de bande du filtre numérique passe-bas) est très inférieure à la fréquence $N_{OSR} F_s$. On peut donc simplifier l'expression précédente.

$$P_Q \cong \frac{q^2 \pi^4}{60} \frac{1}{N_{OSR}^5}$$


Le rapport signal sur bruit prend la forme suivante :

$$\begin{aligned}
 SNR_{OSR} &= 10 \log \left(\frac{\sigma_x^2}{\sigma_{n_Q}^2(N_{OSR} F_s)} \right) = 10 \log \left(\frac{\sigma_x^2}{V_{ref}^2} \right) + 10 \log \left(\frac{36}{\pi^2} N_{OSR}^3 \right) \\
 &= 10 \log \left(\frac{\sigma_x^2}{V_{ref}^2} \right) + \underbrace{10 \log \left(\frac{60}{\pi^4} \right)}_{-2.1} + 50 \log(N_{OSR})
 \end{aligned}$$

On voit que chaque fois que l'on double la fréquence d'échantillonnage on gagne 15dB sur le rapport signal sur bruit de quantification, contre 9dB pour un modulateur Sigma-Delta du 1^{er} ordre.

III. Filtrage et décimation

Les mots successifs codés sur un bit constituent un signal dont la composante basse fréquence est égale à celle du signal d'entrée, mais superposée au bruit de quantification. Ce dernier est rejeté aux fréquences élevées par le convertisseur et peut être fortement atténué par un filtrage passe bas. Le filtre passe-bas utilisé est un filtre numérique à réponse impulsionnelle finie dont la structure est représentée ci-dessus.



Les mots (de 1 bit) successifs issus du convertisseur Δ - Σ sont appliqués à une chaîne de bascules D formant un registre à décalage. Les valeurs à la sortie des différents étages sont multipliées par des coefficients a_k tous plus grands que 1 en valeur absolue et les résultats sommés.

La sortie y est une suite :

$$y(n) = \sum_k a_k x(n - k)$$

Les coefficients sont choisis pour que ce filtre soit de type passe bas. Bien que les échantillons entrés soient codés sur un seul bit, les mots de sortie y_n sont beaucoup plus long, les coefficients étant nombreux et codés sur au moins 8 à 12 bits.

Le filtre étant passe, bas le signal de sortie a un spectre plus étroit et il est inutile de disposer des y_n à la même cadence qu'a l'entrée, on calculera par exemple la sortie pour un point sur 64, c'est l'opération de décimation. Le filtre est appelé filtre de décimation. Ceci est réalisé grâce au banc de latches qui mémorisent les mots d'entrée une fois sur N.

Les filtres numériques utilisés dans les circuits de ce type peuvent avoir un nombre élevé de coefficients, de 50 à plus de 300.

Dans certains circuits, la décimation est effectuée en plusieurs étapes, un premier filtre traite directement les bits issus du codeur Δ Σ avec une réduction de vitesse faible et fournit des mots assez courts qui sont repris ensuite par un second filtre qui allonge de nouveau les mots et réduit leur cadence, et ainsi de suite.

Filtrage

Le filtre numérique placé à la sortie du modulateur Sigma-Delta permet d'extraire une valeur du bit stream sur une longueur donnée. Ce filtre est le résultat de la mise en cascade de deux filtres.

Le premier est un filtre de type CIC récursif ou non avec une forte décimation.

Le second est un filtre de type IIR (filtre récursif à réponse impulsionnelle infinie) ou FIR (filtre (non-récursif) à réponse impulsionnelle de durée finie)


a. Premier étage : filtre en peigne avec forte décimation (filtre CIC)

Ce filtre connu sous le nom de **filtre CIC (Cascaded Integrator Comb-filter)** permet d'atteindre deux objectifs :


- une forte décimation ($K=16, 32, 64, \dots$) ;
- une suppression du bruit de quantification dans le domaine des fréquences élevées.

Algorithme récursif

Ce premier filtre est construit autour d'intégrateurs et de différentiateurs séparés par un décimateur.



Schémas blocs d'un intégrateur et d'un différentiateur numérique



Filtre CIC récursif


On peut montrer que sa fonction de transfert s'écrit :

$$\frac{y(z)}{x(z)} = \text{sinc}^N(z) \Big|_{N_{OSR}} = \left(\frac{1}{N_{OSR}} \frac{1 - z^{-N_{OSR}}}{1 - z^{-1}} \right)^N$$


Les figures ci-après montrent, pour N étages d'intégrateur / différentiateur et un facteur N_{OSR} de décimation, la réponse fréquentielle du filtre.

Le principal désavantage de ce type de filtre est la longueur des mots à traiter. En effet pour maintenir la précision et éviter les discontinuités lorsque les intégrateurs dépassent la capacité du nombre de bits qui leur est alloué (utilisation de nombres codés en complément à deux), il faut que ce nombre de bits soit égal à $N \log_2(N_{OSR})$. Pour un facteur de décimation de 64 et un filtre CIC d'ordre 5, on obtient des mots

de 30 bits. Cette contrainte augmente la consommation et réduit la limite supérieure de la fréquence de suréchantillonnage.



CIC récursif pour $N=1, 3, 5$ et $N_{OSR}=32, N_{OSR}F_s=4\text{MHz}$



CIC récursif pour $N=3$ et $N_{OSR}=16, 32, 64$

b. Deuxième étage : Filtre FIR

Le second étage du filtre numérique est souvent constitué d'un filtre FIR (non récursif) à coefficients symétriques, ce qui assure une réponse linéaire de la phase. Ce filtre doit présenter les caractéristiques suivantes :

- un facteur de décimation de 2 à 4 ;
- une compensation de la variation d'amplitude de la réponse fréquentielle du filtre CIC dans la bande passante ;
- une bande de transition et une atténuation dans la bande d'arrêt compatible avec les exigences (résolution) du convertisseur.

Exemple


Ce paragraphe illustre un exemple de convertisseur Sigma-Delta du 2^{ème} ordre. Le signal d'entrée est un signal sinusoïdal de 10Hz présentant une légère distorsion (signal issu d'un générateur de fonction arbitraire).

Les caractéristiques du convertisseur sont :


- fréquence d'échantillonnage	$N_{OSR}F_s=400\text{kHz}$
- filtre CIC :	
ordre :	$N=5$
décimation :	$N_{OSR} = 100$
- filtre FIR :	
fréquence de coupure :	$F_p=100$
fréquence bande bloquée	$F_b=150$
atténuation bande passante	$A_p=0\text{dB}$
atténuation bande bloquée	$A_b=100\text{dB}$

La Figure ci-après montre le spectre d'amplitude du signal à la sortie du modulateur Sigma-Delta. On voit que le bruit est rejeté vers les fréquences élevées. Un agrandissement montre les composantes harmoniques du signal d'entrée.

Dans la bande 0Hz à 100Hz, le rapport signal sur bruit de quantification est de l'ordre de 100dB. On a donc une résolution de l'ordre de 16 bits.





Bande de 0Hz à $N_{OSR}F_s/2$



Zoom : Bande de 0Hz à 100Hz



CIC récursif pour $N = 5$ et $N_{OSR}F_s = 400 \text{ kHz}, F_{outCIC} = 4 \text{ kHz}$

Le filtre CIC (figure de gauche ci-dessous) à une bande passante de l'ordre du kHz et une décimation de 100. Le filtre FIR (figure de droite) permet de ramener la bande passante à 100Hz.



CIC récursif pour $N =$ et $N_{OSR}F_S = 400$ kHz, $F_{outCIC} = 4$ kHz

Le signal numérique résultant de la conversion présente un spectre d'amplitude donné à la Figure 2-27. Sur la partie de gauche, on voit bien l'atténuation provoquée par le filtre FIR à partir de 100Hz. Sur la partie droite un agrandissement la bande d'intérêt permet de se convaincre de la bonne restitution du signal analogique d'entrée.



Grandeur convertie