


Modulateur delta-sigma

Nous allons, ici, étudier le principe de la modulation Delta Sigma utilisée dans les convertisseurs du même nom, puis étudier son application à la conversion A/N.

I. Amplificateur non inverseur à capacités commutées


Outre l'A.O, le montage comporte une capacité commutée d'entrée C_A , une capacité commutée de réaction C_F et 5 interrupteurs commandés. Les signaux de commande ϕ_1 et ϕ_2 des interrupteurs sont en opposition de phase et sans recouvrement, de sorte qu'un interrupteur " ϕ_1 " et un interrupteur " ϕ_2 " ne peuvent jamais être simultanément fermés. On suppose de plus que la fréquence de ces signaux de commande est très grande devant celle de V_{in} , de sorte que V_{in} peut être considérée comme constante pendant chaque phase de fonctionnement.



Ce circuit présente deux phases de fonctionnement distinctes :

- phase Φ_1 (Φ_1 fermé) : acquisition du signal ;
- phase Φ_2 (Φ_2 fermé) : transfert de la charge.

I.1. Phase d'acquisition (Φ_1 fermé, Φ_2 ouvert)




I.1.a. Justifiez le fait que la tension de sortie V_{out} est constamment nulle durant cette phase.

Réponse : l'amplificateur est contre-réactionné (sa sortie est directement reliée à l'entrée inverseuse) ; il fonctionne donc en régime linéaire, donc $V_{out} = V_{moins} = V_{plus} = 0$.

I.1.b. Exprimez en fonction de V_{in} la charge Q_A accumulée par C_A (comptée positivement sur l'armature gauche) à la fin de la phase d'acquisition. Que vaut la charge Q_F de C_F (comptée positivement sur l'armature gauche) ?

Réponses : $Q_A = C_A V_{IN}$, $Q_F = 0$

I.2. Phase de transfert (Φ_1 ouvert, Φ_2 fermé)



On admettra que l'amplificateur opérationnel fonctionne en régime linéaire (pendant le régime transitoire, C_F est parcouru par un courant et assure donc une contre-réaction).

I.2.a. Que valent les charges Q_A et Q_F à la fin de la phase de transfert ? En déduire que :


$$\frac{V_{OUT}}{V_{IN}} = \frac{C_A}{C_F}$$

Réponses : C_A se décharge complètement puisque la tension à ses bornes (imposée par l'AOP) est nulle. Cette décharge se fait à travers C_F (transfert de la charge Q_A de C_A dans C_F)

I.2.b. En déduire la fonction remplie par ce montage ?

I.3. Changement de potentiel de référence

Dans le schéma ci-dessous, pendant la phase " ϕ_2 ", la capacité C_A n'est plus reliée à la masse analogique



I.3.a. Déterminez les expressions des charges Q_A et Q_F à la fin de la phase d'acquisition.


Réponse : $Q_A = C_A V_{IN}$, $Q_F = 0$

I.3.b. Déterminez l'expression de la charge Q_A à la fin de la phase de transfert ; en déduire l'expression de la tension de sortie.

Réponses : $Q_A = C_A V_{ref}$, donc $Q_F = C_A (V_{IN} - V_{ref})$ et $V_{out} = (C_A / C_F) (V_{IN} - V_{ref})$

II. Intégrateur à capacités commutées

La figure ci-après montre un schéma dans lequel l'interrupteur qui permettait précédemment de décharger la capacité de réaction C_F a été supprimé.



Cela empêche la capacité C_F de se décharger durant la phase d'acquisition, tout en permettant le transfert de la charge d'entrée pendant l'autre phase : à chaque cycle de fonctionnement, la charge de C_F augmente de $C_A V_{IN}$.

II.1. En déduire l'expression de la tension de sortie $V_{out}[n]$ à la fin du cycle n en fonction de $V_{out}[n - 1]$ et de $V_{in}[n]$.

Réponse : $V_{OUT}[n] = V_{OUT}[n - 1] + V_{IN}[n] \frac{C_A}{C_F}$

II.2. En déduire l'expression de la fonction de transfert en z du circuit.

Réponse : $H(z) = \frac{V_{OUT}(z)}{V_{IN}(z)} = \frac{C_A}{C_F} \frac{1}{1 - z^{-1}}$

II.3. Montrez que la fonction réalisée correspond à une intégration numérique par la méthode des rectangles supérieurs.

Réponses : $V_{OUT}[n] = V_{OUT}[n - 1] + V_{IN}[n] T_e \cdot f_e \frac{C_A}{C_F} \Rightarrow$ intégrateur de gain $f_e C_A / C_F$

II.4. Donnez l'expression de la fonction de transfert analogique correspondante et la relation qui lie les tensions d'entrée et de sortie, supposées à temps continu. Comment varie v_{out} pour une entrée v_{in} constante et positive ? Même chose pour une entrée constante négative.


Réponses :

$$G(p) = \frac{1}{p} \left(f_e \frac{C_A}{C_F} \right) \quad v_{out}(t) = v_{out}(0) + f_e \frac{C_A}{C_F} \int_0^t v_{in}(\tau) d\tau$$

Pour une entrée constante positive, la sortie augmente linéairement au cours du temps ; pour une entrée constante négative, elle diminue linéairement.

II.5. Changement de référence de potentiel

Comme dans le cas du montage amplificateur non inverseur, il est possible, dans les circuits PSoC de changer la référence des potentiels conformément au schéma ci-dessous.



Comment s'écrit $v_{out}(t)$, supposée à temps continu, lorsque la sortie du multiplexeur est V_{ref+} et lorsqu'elle est V_{ref-} ? Quel est dans chaque cas son sens de variation si v_{in} appartient à l'intervalle $[V_{ref-}, V_{ref+}]$?

Que devient la relation démontrée en II.1, liant $v_{out}[n]$ à $v_{out}[n - 1]$ et $v_{in}[n]$?

Réponses : $v_{out}(t) = v_{out}(0) + f_e \frac{C_A}{C_F} \int_0^t (v_{in}(\tau) - V_{ref+}) d\tau$: décroissante


$$V_{OUT}[n] = V_{OUT}[n-1] + (V_{IN}[n] - V_{ref+}) \frac{C_A}{C_F}$$

$$v_{out}(t) = v_{out}(0) + f_e \frac{C_A}{C_F} \int_0^t (v_{in}(\tau) - V_{ref-}) d\tau : \text{croissante}$$

$$V_{OUT}[n] = V_{OUT}[n-1] + (V_{IN}[n] - V_{ref-}) \frac{C_A}{C_F}$$

III. Modulateur Delta-Sigma

L'intégrateur qui vient d'être étudié est incorporé dans le circuit ci-dessous.



La tension de sortie V_{out} de l'intégrateur est reliée à l'entrée d'un comparateur qui fournit un signal de sortie logique $Density_{out}$ (ou d_{out} en abrégé) qui est :

- égal à la tension d'alimentation $V_{dd} = 5\text{ V}$ ("1" logique) lorsque $V_{out} \geq V_{AGND}$;
- égal à 0 V ("0" logique) lorsque $V_{out} < V_{AGND}$.

Ce comparateur est synchronisé sur l'horloge ϕ_2 (sa sortie ne peut changer que sur les fronts montants de ϕ_1 , c'est-à-dire en début de cycle). Le signal de sortie logique d_{out} du comparateur commande le multiplexeur d'entrée (Ref+,Ref-) :

- quand $d_{out} = "1"$, la sortie de ce multiplexeur est Ref+ ; sur une période, la tension intégrée est $v_{in} - \text{Ref+}$; la tension de sortie est décroissante ;
- quand $d_{out} = "0"$, la sortie de ce multiplexeur est Ref- ; sur une période, la tension intégrée est $v_{in} - \text{Ref-}$; la tension de sortie est croissante.

Le niveau de tension de référence du montage est $V_{DD}/2$ (Analog Ground), et la gamme de tension du signal d'entrée V_{in} est $[0-5\text{V}]$. Ref+ et Ref- correspondent respectivement aux tensions 5 et 0V .

Pour les applications numériques, on prendra $C_i / C_f = 0.5$.

1. Tracez la caractéristique de transfert statique du comparateur.

2. Montrez qualitativement que le circuit est muni d'une réaction négative empêchant la sortie de l'intégrateur de partir en saturation. Représentez le montage sous la forme d'un schéma bloc faisant intervenir une boucle de rétroaction.

3. Donner les relations liant $v_{out}[n]$ à $v_{out}[n - 1]$ et $v_{in}[n]$ pour une période de fonctionnement où $d_{out} = 1$ et pour une période de fonctionnement où $d_{out} = 0$. Faire l'application numérique


Réponses :

$$V_{OUT}[n] = V_{OUT}[n-1] + (V_{IN}[n] - V_{ref+}) \frac{C_i}{C_f} = V_{OUT}[n-1] + \frac{(V_{IN}[n] - 5)}{2}$$

$$V_{OUT}[n] = V_{OUT}[n-1] + (V_{IN}[n] - V_{ref-}) \frac{C_i}{C_f} = V_{OUT}[n-1] + \frac{V_{IN}[n]}{2}$$

4. Justifier le nom de modulateur Delta-Sigma.

5. En supposant que la tension d'entrée est constante égale à 3.75 V, tracer les formes d'ondes des tensions V_{in} , V_{ref} et V_{out} pour plusieurs périodes T .
6. Mêmes question pour $V_e = 1.25$ puis 2.5V.
7. Expliquer le lien existant entre la tension d'entrée V_{in} et le flux de bits d_{out} (bit-stream).
8. Quelles sont les intérêts de cette modulation ? Comparer la forme à celle d'une modulation PWM.



Allure du bitstream obtenu avec une modulation $\Delta-\Sigma$ pour un signal sinusoïdal "pleine échelle"

IV. Convertisseur A/N delta-sigma incrémental

Sur la base d'un modulateur Delta Sigma (DSM), on peut construire un convertisseur analogique/numérique en lui associant un compteur (8 Bits) et un Timer (8Bits) cadencés avec l'horloge T.

Proposer un schéma possible pour réaliser la fonction.

Réponses

