

Chaîne de traitement numérique

I. Etude théorique

I.1. Traitement numérique du signal

Le **traitement du signal** est aujourd'hui majoritairement effectué de façon **numérique**. Cette technique s'appuie sur plusieurs disciplines dont les principales sont :

- l'**électronique analogique et numérique** (conditionnement des signaux, conversions numériques ↔ analogiques),
- les **microprocesseurs** (classiques ou **dédiés au traitement du signal**),
- l'**informatique** (algorithmes, systèmes de développements et d'exploitations),
- les **mathématiques du signal** (traitement du signal).

Les filtres numériques peuvent être divisés en 2 grandes catégories :

- les filtres à réponse impulsionnelle finie (RIF ou FIR) ;
- les filtres à réponse impulsionnelle infinie (RII ou IIR).

On ne s'intéressera ici qu'aux **filtres numériques RII**, qui **peuvent être synthétisés par transposition de filtres analogiques**.

I.2. Temps réel et temps différé

Temps réel

Un traitement est dit en temps réel s'il est **suffisamment rapide pour que la sortie suive le rythme de l'entrée**, c.a.d qu'il s'effectue au fur et à mesure des variations du signal d'entrée. Les échantillons du signal d'entrée sont pris au fur et à mesure que le processus fournissant ce signal s'exécute et **la valeur traitée est disponible en sortie avant que l'échantillon suivant ne se présente à l'entrée**.

Temps différé


Le traitement est réalisé "off-line", c.a.d que les données à traiter sont d'abord stockées en mémoire, puis traitées ultérieurement.

Dans les **systèmes électroniques embarqués**, les traitements doivent en général s'effectuer en **temps réel**.

Donnez le **schéma-bloc simplifié** (faisant apparaître un CAN et un CNA) d'une chaîne de traitement numérique en temps réel.

I.3. Filtres numériques RII du 1^{er} ordre obtenus par transposition de filtres analogiques

Soit les 2 filtres passifs analogiques "de base" représentés ci-après.



On a de façon évidente :

$$\begin{cases} V_{hp} = V_{in} - V_{lp} & (1) \\ V_{lp} = \frac{V_{hp}}{RCp} & (2) \end{cases} \quad \text{et} \quad \begin{cases} \frac{V_{hp}}{V_{in}} = \frac{RCp}{1 + RCp} & (3) \\ \frac{V_{lp}}{V_{in}} = \frac{1}{1 + RCp} & (4) \end{cases}$$

L'équation (2) montre que **la sortie passe-bas v_{lp} est la primitive** (au facteur multiplicatif $1/RC$ près) **de la sortie passe-haut v_{hp}** ; dans le domaine temporel, cette relation s'écrit :

$$v_{lp}(t) = \frac{1}{RC} \int_0^t v_{hp}(\tau) d\tau + v_{lp}(0) \quad (5)$$

Si les signaux sont échantillonnés (pour être convertis en numérique et filtrés numériquement), **on remplace t par kT_e** (où T_e représente la période d'échantillonnage) et **en approximant l'intégration analogique par une intégration numérique par la méthode des rectangles inférieurs**, on obtient :

$$v_{lp}[kT_e] = v_{lp}[(k-1)T_e] + \frac{T_e}{RC} v_{hp}[(k-1)T_e] \quad (6)$$

ou encore, pour alléger la notation :

$$v_{lp}[k] = v_{lp}[k-1] + \frac{T_e}{RC} v_{hp}[k-1] \quad (7)$$

En posant $a = RC / T_e$, cette équation peut s'écrire :

$$v_{lp}[k] = v_{lp}[k-1] + \frac{1}{a} v_{hp}[k-1] \quad (8)$$

L'équation (1) devient quant à elle :

$$v_{hp}[k] = v_{in}[k] - v_{lp}[k] \quad (9)$$

Ce sont les équations qui ont été données en cours. *En prenant leur TZ et en les combinant, montrez que les fonctions de transfert du système peuvent s'écrire sous la forme :*

$$\begin{cases} V_{lp} = \frac{1}{1+a(z-1)} \\ V_{in} = \frac{1}{1+a(z-1)} \\ V_{hp} = \frac{a(z-1)}{1+a(z-1)} \\ V_{in} = \frac{1}{1+a(z-1)} \end{cases}$$

Montrez par un raisonnement rapide que la 1^{ère} des fonctions de transfert est bien de type passe-bas et la seconde de type passe-haut (on supposera $a \gg 1$). Tracez le diagramme de Bode avec Matlab ($a = 16$).

($\gg z=tf('z')$; $\gg T1=1/(1+16*(z-1))$; $\gg T2=16*(z-1)*T1$; $\gg bode(T1)$ $\gg hold on$ $\gg bode(T2)$)

Il aura fallu préalablement déterminer la valeur du coefficient a en fonction de la fréquence de coupure désirée. Sachant que la fréquence de coupure du filtre analogique que l'on a transposé est $f_0 = 1/2\pi RC$, on a :

$$f_0 = \frac{1}{2\pi RC} = \frac{f_e}{2\pi a} \Rightarrow a = \frac{1}{2\pi} \frac{f_e}{f_0}$$

L'algorithme correspondant, décrit en cours, nécessite d'avoir en mémoire la valeur précédente de v_{lp} et v_{hp} . Pour le simplifier un peu (en ne mémorisant que la valeur de v_{lp}), on remplace les équations (8) et (9) par les équations suivantes (qui seront utilisées dans le III) :

$$v_{lp}[k] = v_{lp}[k-1] + \frac{1}{a} v_{hp}[k]$$

$$v_{hp}[k] = v_{in}[k] - v_{lp}[k-1]$$

Calculez les fonctions de transfert correspondantes. Tracez leur diagramme de Bode avec Matlab. Comparez les courbes de gain à celles obtenues précédemment et conclure quant à la nature de ces deux filtres.

II. Etude de la chaîne d'acquisition / restitution

II.1. Implantation et étude théorique

Dans le projet PSoC étudié ici, le signal analogique d'entrée est converti en une valeur numérique sur 8 bits, qui est immédiatement (sans aucun traitement) reconvertie en analogique. Le but est de mettre en évidence les effets de l'échantillonnage et de la quantification.


Il vous est demandé de créer vous-mêmes ce projet, à partir des indications ci-après.

Blocs hardware à implémenter, interconnecter et paramétrer

Comme on peut le voir sur la représentation globale ci-après, on doit implanter et paramétrer

- un PGA de gain 1, de référence AGND, d'entrée reliée à PO_7, de sortie reliée à PO_3 et de nom PGA, dans le bloc ACB00 ;
- un CAN delta-sigma (DelSig) 8 bits, dont l'entrée PosInput est reliée à la sortie du PGA, utilisant l'horloge VC2, de nom DelSig et implanté dans les blocs analogiques ASC10 et ASD20 ;

- un CNA 8 bits, dont la sortie est reliée à PO_3, utilisant l'horloge VC2, implanté dans les blocs analogiques ASC12 et ASD22.



Parameters - DelSig		Parameters - DAC8	
Name	DelSig	Name	DAC8
User Module	DelSig	User Module	DAC8
Version	1.30	Version	2.2
DataFormat	Signed	AnalogBus	AnalogOutBus_2
Data Clock	VC2	ClockPhase	Normal
ClockPhase	Normal	PulseWidth	1
PostInput	ACB00		
NegInput	Disconnected		
NegInputGain	Disconnected		
PWM Output			
PulseWidth	1		

Paramètres globaux

Global Resources - filtre_num_1	
Power Setting [Vc]	5.0V / 24MHz
CPU_Clock	SysClk/1
32K_Select	Internal
PLL_Mode	Disable
Sleep_Timer	512_Hz
VC1= SysClk/N	2
VC2= VC1/N	7
VC3 Source	SysClk/1
VC3 Divider	30
SysClk Source	Internal
SysClk*2 Disable	Yes
Analog Power	SC On/Ref High
Ref Mux	(Vdd/2)+/(Vdd/2)
AGndBypass	Disable
Op-Amp Bias	High
A_Buff_Power	High
SwitchModePump	OFF
Trip Voltage [LVD]	4.81V (5.00V)
LVDThrottleBack	Disable
Watchdog Enable	Disable

Prédéterminations

Calculez :

- la fréquence de l'horloge VC2 ;
- la fréquence et la période des acquisitions.

Ces fréquences sont-elles compatibles avec les caractéristiques de l'ADC et du DAC données dans les datasheet ? Quel est le rôle du PGA ?

Programme

Le programme pour ce premier projet vous est donné :

```
//-----
// C main line
//-----
#include <m8c.h>          // part specific constants and macros
#include "PSOCAPI.h"     // PSOC API definitions for all User Modules

void main(void)
{
    // Insert your main routine code here.
    CHAR Value = 0 ; // utilisée pour la lecture du CAN et l'écriture dans le CNA
    CHAR Vlp_old = 0 ; // Vlp[k-1]
    CHAR Vlp_new = 0 ; // Vlp[k]
    CHAR Vhp = 0 ; // Vhp[k]
    PGA_Start(PGA_1_HIGHPower);
    DAC8_Start(DAC8_HIGHPower);
    DelSig_Start(DelSig_HIGHPower);
    DelSig_StartAD();
    M8C_EnableGInt;

    while(1)
    {
        if ( DelSig_fIsDataAvailable() )
        {
            Value = DelSig_cGetDataClearFlag();
            DAC8_WriteBlind(Value);
        }
    }
}
```

Indiquez le rôle de chacune des instructions et en déduire la fonction globale remplie par le projet PSOC.

Implémentation

Créez le projet PSOC correspondant aux indications précédentes et programmez le circuit PSOC

II.2. Etude pratique

Appliquez à l'entrée du circuit, par l'intermédiaire de BNC2 (avec décalage automatique de la tension d'entrée activé), un signal sinusoïdal d'amplitude crête à crête 2 V et de fréquence 100 Hz. Visualisez le signal d'entrée, le signal de sortie fournie par le DAC.

Augmentez progressivement la fréquence et synchronisez l'oscilloscope sur le signal de sortie ; qu'observez-vous et à quoi est-ce dû ? Retrouvez la valeur de la période d'échantillonnage.

Relevez les oscillogrammes des signaux d'entrée et de sortie vers 6.75 kHz (oscilloscope toujours synchronisé sur la sortie) ; expliquez.

III. Filtrage

III.1. Algorithme

L'algorithme correspondant à l'implémentation des 2 filtres (passe-bas et passe-haut) peut s'écrire :

- lire la nouvelle valeur $v_{IN}[k]$ de l'entrée sur le CAN ;
- soustraire l'ancienne valeur $v_{lp}[k-1]$ de $v_{in}[k]$; cela constitue la nouvelle valeur de v_{hp} ;
- diviser cette valeur de v_{hp} par a ;
- ajouter la valeur calculée à l'étape précédente à l'ancienne valeur de $v_{lp}[k-1]$ pour générer la nouvelle valeur de $v_{lp}[k]$.
- écrire dans un CNA les valeurs de $v_{lp}[k]$ et $v_{hp}[k]$ et stocker $v_{lp}[k]$ qui deviendra $v_{lp}[k-1]$.

En pratique, on ne dispose que d'un CNA ; on étudiera successivement la sortie passe-bas et la sortie passe-haut.

III.2. Filtrage passe-bas

La fréquence d'échantillonnage est fixée, comme dans la partie précédente à 13.4 ksp/s et on prend $a = 16$.

Rajoutez dans le programme en langage C du projet PSOC de la partie II les lignes réalisant l'algorithme décrit au III.1, la sortie du DAC devant représenter la sortie passe-bas du filtre (utilisez les variables qui ont été définies dans la partie de code qui vous a été donnée).

Calculez la valeur théorique de la fréquence de coupure haute à - 3 dB du filtre, puis relevez la expérimentalement. Concluez.

Modifiez le programme pour obtenir une fréquence de coupure haute de l'ordre de 65 Hz ; vérifiez expérimentalement et concluez.

III.3. Filtrage passe-haut

La fréquence d'échantillonnage est encore fixée à 13.4 ksp/s et on reprend $a = 16$. Modifiez le programme pour obtenir un filtrage passe-haut ; vérifiez que le comportement du filtre est bien celui attendu et relevez la fréquence de coupure basse à - 3 dB.