

Entrées/sorties analogiques

Dans ce T.P, on illustrera ces problèmes en implantant dans la maquette PSoC différents projets. Certains reprennent des fonctions qui vous ont été présentées lors des précédentes séances de TP (CAN, CNA, ..), mais vous aurez maintenant à faire des modifications sur les configurations hardware et software du circuit PSoC à l'aide de l'outil de développement PSoC Designer. Pour cela, vous aurez à utiliser les outils PSoC Designer et PSoC Programmer. Rappelons que la configuration d'un circuit PSoC dans PSoC Designer s'effectue en quatre étapes :

- Configuration hardware (onglet [chip]), suivi de la génération de l'environnement de développement logiciel (Generate Configuration files, onglet 🗗);
- Ecriture du logiciel embarqué (onglet main.c), suivi de la compilation de ce logiciel (onglet \blacksquare);

 Génération du fichier (extension .hex) contenant toutes les informations nécessaires pour le fonctionnement défini dans les 2 étapes précédentes (onglet
 L

• Programmation du circuit PSoC à l'aide du mini-programmeur (n'appliquez de signaux sur les broches du PSoC pendant la programmation).

I. Etude statique de l'acquisition d'une grandeur analogique

I.1. Analyse de la configuration hardware

Ce projet PSoC reprend à en partie celui qui a été utilisé dans l'émetteur de la chaîne de transmission (la partie transmission à l'aide d'une liaison série a été supprimée, des fonctionnalités d'affichage ont été ajoutées, le CNA a été intégré dans le même PSoC que le CAN).

elecom 1

Le hardware du projet PSoC se compose essentiellement :

• d'un PGA (Programmable Gain Amplifier) qui est un simple montage non inverseur à AOP ; son gain ayant été fixé à un, il

| Port_0_0 Port_0_1 Port_0_2 Port_0_2 Port_0_3 Port_0_6 Port_0_6 Port_0_7 Port_2_0 Port_2_1 Port_2_2 Port_2_3 | ACBOO PGA GAIN ACCOUNTERNA ACC | Port_0_4 | |
|--|--|----------|--|
| | | | |

fonctionne ici en suiveur et réalise une adaptation d'impédance entre la source fournissant le signal d'entrée et le montage intégré dans le PSoC ;

• d'un convertisseur analogique-numérique 8 bits DelSig8 de type Delta-Sigma, qui utilise deux blocs analogiques à capacités commutées et un bloc numérique (fonction PWM) ; le signal d'horloge (Data clock pour les blocs à capacités commutées et pour le Timer doivent impérativement être les mêmes).

• d'un convertisseur numérique / analogique 8 bits.

Le signal d'entrée (à convertir) doit être appliqué sur la borne 7 du port 0 (PO_7). Il est d'abord appliqué à l'entrée d'un montage suiveur qui réalise une adaptation d'impédance et dont la sortie est disponible sur la broche PO_3. La sortie de ce suiveur est reliée à l'entrée du convertisseur. La liaison entre la sortie numérique (sur 8 bits) du convertisseur et le microprocesseur (qui va lire les résultats de la conversion) n'apparaissent pas dans PSoC Designer ; le transfert se fait par l'intermédiaire du bus de données (8 bits) du processeur.

La sortie du CNA est disponible sur la broche PO_5.

La fréquence de conversion (sample rate) est fixée par la fréquence de la "DataClock" (ici VC2) de la colonne dans laquelle se trouve le bloc à capacités commutées DELSIG8 :

SampleRate = DataClock/256

En utilisant les données figurant dans le fenêtre Global Ressources, calculez la valeur de la fréquence de conversion qui va être obtenue ici.

Quel est le format des données numériques fournies par le CAN (voir datasheet) ?

| Global Resources - e_s_analo | g | | |
|------------------------------|-------------------|------------------|---------|
| Power Setting [Vcc / SysClk | frec 5.0V / 24MHz | - | |
| CPU_Clock | SysClk/2 | | |
| 32K_Select | Internal | | |
| PLL_Mode | Disable | | |
| Sleep_Timer | 512_Hz | | |
| VC1= SysClk/N | 16 | | |
| VC2= VC1/N | 15 | | |
| VC3 Source | VC2 | | |
| VC3 Divider | 256 | | |
| SysClk Source | Internal | | |
| SysClk*2 Disable | No | | |
| Analog Power | SC On/Ref High | | |
| Ref Mux | (Vdd/2)+/-(Vdd/2) | Properties - CAN | |
| AGndBypass | Disable | Name | CAN |
| Op-Amp Bias | Low | User Module | DELSIGE |
| A_Buff_Power | Low | Version | 32 |
| SwitchModePump | OFF | TMB Clock | VC2 |
| Trip Voltage [LVD (SMP)] | 4.81V (5.00V) | Input | ACBOD |
| LVDThrottleBack | Disable | ClockPhase | Normal |
| Watchdog Enable | Disable | Delline | Fachle |
| | | Folind | Enable |

I.2. Etude statique (carte en couplage DC)

$RefMux : Vdd/2 \pm Vdd/2$

T.B

Vous ferez varier la tension continue d'entrée, fournie par le potentiomètre présent sur la carte (ou par une alimentation externe si vous n'arrivez pas à vous procurer de tournevis pour le réglage du

Page 1



potentiomètre), entre 0 et la tension d'alimentation V_{dd} ; celle-ci est fournie par le port USB du PC et est plus proche de 4.8 V que de 5 V (mesurer précisément sa valeur).

Vous ferez varier la tension continue d'entrée, fournie par le potentiomètre présent sur la carte (ou par une alimentation externe si vous n'arrivez pas à vous procurer de tournevis pour le réglage du potentiomètre), entre 0 et la tension d'alimentation V_{dd} ; celle-ci est fournie par le port USB du PC et est plus proche de 4.8 V que de 5 V (mesurer précisément sa valeur).

Dans le cas de l'utilisation d'une alimentation externe, la tension d'entrée sera appliquée sur l'entrée BNC2, le commutateur étant basculé vers l'afficheur LCD.

a. Programmez la carte avec le fichier qui vous est fourni sur le portail et qui correspond à la configuration désirée.

Pour les 3 points suivants, relevez la valeur affichée en hexadécimal sur le LCD, ainsi que la tension analogique fournie par le DAC (P0_5):

- tension d'entrée nulle,
- tension d'entrée égale à V_{dd}/4 ;
- tension d'entrée égale à $V_{dd}/2$;
- tension d'entrée égale à 3 V_{dd}/4 ;
- tension d'entrée égale à V_{dd}.

*Vous utiliserez un voltmètre continu (avec un câble BNC – banane ou avec un câble BNC – BNC et un adaptateur BNC-banane) ; vous mesurerez préalablement la valeur de V*_{dd.}

Justifiez les valeurs obtenues (en vous référant au paramétrage de RefMux). Quelles sont les valeurs du quantum, de la gamme et de la résolution du CAN ?

b. *Mettez en commentaire la ligne*

//value = value + 0x80 ;

Que vaut le résultat de la conversion pour les valeurs 0, $V_{dd}/2$ et V_{dd} de la tension d'entrée. Dans quel code binaire ce résultat est-il exprimé, quel est le rôle de la ligne qui a été supprimée ?

Pour la suite du TP, revalidez la ligne précédemment mise en commentaire et reprogrammez le circuit PSoC.

Remarque

On peut relancer la chaîne complète de construction du projet (hors programmation physique du PSoC) en cliquant sur l'onglet

RefMux : 1.6 BandGap ±1.6 BandGap

BandGap est une tension générée de façon interne dans le PSoC et largement indépendante de la tension d'alimentation ; elle est égale à 2x0.65 V = 1.3 V (2 fois la chute de tension aux bornes d'une jonction PN en direct).

Changez ce paramètre dans la fenêtre Global Resources et ré-exécutez toutes les étapes de la configuration du PSoC (y compris, évidemment, la programmation avec PSoC Programmer).

Quelles sont maintenant les valeurs du quantum et de la gamme du CAN ?



Quel serait le meilleur choix pour exploiter le signal analogique fourni par le télémètre infra-rouge utilisé dans la partie émetteur de la maquette utilisée lors des 2 premières séances de TP ?

Une fois les mesures terminées, revenez à la configuration initiale.

I.3 Affichage de la valeur d'une tension continue en décimal et en mV

Ces fonctions sont remplies par la partie du programme suivante :

```
// Conversion de la valeur lue en une valeur de tension en mV
x = value ;
x = (5000*x)/256 ;
mV_hex = x ;
// Conversion de la valeur de la tension en une chaîne de caratères
// représentant la valeur de la tension en décimal
ptr_mV_dec = mV_dec ;
```

itoa(ptr_mV_dec,(int)mV_hex,10) ;

Expliquez (en vous aidant des commentaires du programme !).

Passez en commentaire la ligne :

LCD_PrHexByte(value);

et validez les lignes :

```
if (mV_hex < 1000)
{LCD_PrCString("0");}
if (mV_hex < 100)
{LCD_PrCString("0");}
if (mV_hex < 10)
{LCD_PrCString("0");}
LCD_PrCString(ptr mV dec);</pre>
```

Compilez, "buildez", programmez et comparez les valeurs affichées avec celles de la tension d'entrée analogique ; déterminez le plus grand écart (erreur de linéarité de la chaîne complète) et exprimez le en fonction du quantum.

II. Etude dynamique (carte en couplage AC)

Le signal d'entrée est maintenant sinusoïdal, périodique, de valeur moyenne 2.5 V et d'amplitude crête à crête 2 V. Il sera appliqué sur la borne BNC2, commutateur basculé vers les prises BNC (ce qui le centrera automatiquement sur 2.5 V, ce qui dispensera de régler un offset). Le signal de sortie de la chaîne est la sortie (analogique) du CNA (P0_5).

Faites croître progressivement la fréquence en partant de 50 Hz ; relevez les oscillogrammes des tensions d'entrée et de sortie à cette fréquence.

Déterminez la valeur de la fréquence d'entrée pour laquelle le signal de sortie est à peu près rectangulaire ; combien d'échantillons sont alors prélevés sur chaque période du signal d'entrée ? Comparez cette valeur à celle de la fréquence de conversion déterminée au paragraphe I.1.

Que se passe-t-il lorsqu'on on augmente la fréquence au-delà de cette valeur (en ce qui concerne la fréquence et l'amplitude du signal de sortie) ?